2026 09 4月 Verilog 2026/4/9 04:12:42 Verilog中阻塞赋值与非阻塞赋值的区别与应用场景解析 2026-04-09 Wang Bing 879 次阅读 本文详细解析了Verilog中阻塞赋值与非阻塞赋值的区别及应用场景。通过通俗易懂的语言和丰富的示例，介绍了两者的基本概念、执行顺序、对电路综合的影响等内容。同时分析了它们的优缺点和使用时的注意事项，帮助不同基础的开发者更好地理解和运用这两种赋值方式。 Verilog Logic Design Blocking Assignment Non - Blocking Assignment Timing Logic
2026 09 1月 Verilog 2026/1/9 02:23:10 Verilog仿真结果不一致的排查方法 2026-01-09 Liu Jun 590 次阅读 本文详细介绍了排查 Verilog 仿真结果不一致问题的方法，包括检查代码语法错误、逻辑设计错误、时序问题、仿真环境配置以及对比不同仿真工具的结果等。结合具体示例，分析了各方法的应用场景、优缺点和注意事项，帮助读者更高效地解决 Verilog 仿真中的问题。 debugging Verilog Simulation Timing Logic Design